| 000 | 01511nam0a2200421 4500 | ||
|---|---|---|---|
| 001 | 47655 | ||
| 005 | 20231029153722.0 | ||
| 010 | _a5941200331 | ||
| 035 | _a(RuTPU)RU\TPU\book\49771 | ||
| 090 | _a47655 | ||
| 100 | _a20030219d2002 km y0rusy50 ca | ||
| 101 | 0 | _arus | |
| 102 | _aRU | ||
| 105 | _ay z 001zy | ||
| 200 | 1 |
_aПЛИС фирмы "ALTERA": элементная база, система проектирования и языки описания аппаратуры _fВ. Б. Стешенко |
|
| 210 |
_aМосква _cДодэка-XXI _d2002 |
||
| 215 | _a576 с. | ||
| 225 | 1 | _aМировая электроника | |
| 320 | _aБиблиогр.: с. 572-573. | ||
| 606 | 1 |
_aИнтегральные микросхемы,программируемые логические _2stltpush _3(RuTPU)RU\TPU\subj\38052 |
|
| 610 | 1 | _aэлектроника | |
| 610 | 1 | _aинтегральные схемы | |
| 610 | 1 | _aПЛИС | |
| 610 | 1 | _aархитектура | |
| 610 | 1 | _aустройства | |
| 610 | 1 | _aСАПР MAX+PLUS | |
| 610 | 1 | _aаппаратура | |
| 610 | 1 | _aязыки описания | |
| 610 | 1 | _aAHDL | |
| 610 | 1 | _aVHDL | |
| 610 | 1 | _aVerilog HDL | |
| 610 | 1 | _aцифровые устройства | |
| 610 | 1 | _aпроектирование | |
| 675 |
_a621.382.049.77 _v3 |
||
| 700 | 1 |
_aСтешенко _bВ. Б. _gВладимир Борисович |
|
| 801 | 1 |
_aRU _b63413507 _c20030219 _gPSBO |
|
| 801 | 2 |
_aRU _b63413507 _c20201027 _gPSBO |
|
| 942 | _cBK | ||